SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF, AND LEAD FRAME AND MANUFACTURE THEREOF

Patent number: JP9162348
Publication date: 1997-06-20

Inventor: YONEDA YOSHIYUKI; TSUJI KAZUTO; ORIMO

MASAICHI; NOMOTO TAKASHI; SAKOTA EIJI;

ONODERA MASANORI

Applicant: FUJITSU LTD

Classification:

- international: H01L23/50; C23C14/14; H01L21/56; H01L21/60;

H01L21/321


- european:

Application number: JP19950322803 19951212 Priority number(s): JP19950322803 19951212

Report a data error here

Abstract of JP9162348

PROBLEM TO BE SOLVED: To reduce mounting area to contrive miniaturization by forming resin projections on the mounting side surface of a resin package, providing metal films on the resin projections, and electrically connecting the metal films to electrode pads on a semiconductor device. SOLUTION: A semiconductor device 11 has a plurality of electrode pads 14 formed on the upper surface thereof, and is mounted on the device fixing resin 15 and is sealed by a resin package 12. The resin package 12 has resin projections 17 formed integrally therewith on the mounting surface 16 thereof at the predetermined positions, and metal films 13 covering the resin projections 17 are provided. These metal films 13 are connected to the electrode pads 14 via wires 18. Thus, inner leads and outer leads become unnecessary, and mounting can be carried out by using the metal films 13 formed on the projections 17 as external terminals, so that small mounting area and miniaturization can be achieved.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-162348

(43)公開日 平成9年(1997)6月20日

(51) Int.Cl. ⁶	_	識別記号	庁内整理番号	FΙ					技術表示箇所
H01L	•			H0:	1 L	23/50		M	
C 2 3 C	14/14			C 2 3 C		14/14		С	
H01L	21/56			H0:	1 L	21/56		R	
	21/60	301				21/60		301A	
		311						311Q	
			審査請求	未請求	水簡	項の数17	OL	(全 % 頁)	最終頁に続く
(21)出願番号		特顧平7-322803		(71)出顧人 000005223				***	
						富士通	失式会	社	
(22)出顧日		平成7年(1995)12月12日				神奈川	県川崎	市中原区上小	田中4丁目1番
						1号			
				(72)	発明者	*田米	義之		
						神奈川	県川崎	市中原区上小	田中1015番地
						富士通	株式会	社内	
				(72)	発明報	雪 让 和	 人		
								市中原区上小	田中1015番地
						含士通			- ,tv
				(74)	HT-43				
				(14)	ı Wati /	TAL	∪ ж	ich æ	
									最終頁に続く


(54) 【発明の名称】 半導体装置及びその製造方法及びリードフレーム及びその製造方法

(57)【要約】

【課題】本発明はリードレス表面実装型でかつ樹脂封止型の半導体装置及びその製造方法、及びこの半導体装置を製造するために用いるリードフレーム及びその製造方法に関し、実装面積が小さく、コストが低く、かつ小型化を図ることを課題とする。

【解決手段】半導体素子11と、この半導体素子11を 封止する樹脂パッケージ12と、この樹脂パッケージ1 2の実装側面16に突出形成された樹脂突起178と、 この樹脂突起17に配設された金属膜13と、前記半導 体素子11上の電極パッド14と金属膜13とを電気的 に接続するワイヤ18とを具備した構成とする。

本刑用の第1実施例である半導体表量の問回図



【特許請求の範囲】

【請求項1】 半導体素子と、

該半導体索子を封止する樹脂パッケージと、

該樹脂パッケージの実装側面に突出形成された樹脂突起 と

該樹脂突起に配設された金属膜と、

前記半導体素子上の電極パッドと前記金属膜とを電気的 に接続する接続手段とを具備することを特徴とする半導 体装置。

【請求項2】 請求項1記載の半導体装置において、 前記金属膜を銀(Ag)及びパラジウム(Pd)のうち 一つにより形成したことを特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、 前記金属膜を外層よりパラジウム(Pd)層及び金(Au)層の二層により形成したことを特徴とする半導体装置。

【請求項4】 請求項1記載の半導体装置において、前記金属膜を、外層より金(Au)層,ニッケル(Ni)層,金(Au)層の三層膜、外層よりパラジウム(Pd)層,ニッケル(Ni)層,パラジウム(Pd)層の三層膜、外層より金(Au)層,金(Au)層の三層膜、外層より半田層,ニッケル(Ni)層,金(Au)層の三層膜、及び外層より半田層,ニッケル(Ni)層,パラジウム(Pd)層の三層膜のうち一つの三層膜により形成したことを特徴とする半導体装置。

【請求項5】 請求項1記載の半導体装置において、前記金属膜を外層より半田層、ニッケル(Ni)層、パラジウム(Pd)層、金(Au)層の四層膜、及び外層よりパラジウム(Pd)層、ニッケル(Ni)層、パラジウム(Pd)層、金(Au)層の四層膜のうち一つの四層膜により形成したことを特徴とする半導体装置。

【請求項6】 請求項1乃至5のいずれかに記載の半導体装置を製造する際に用いるリードフレームであって、前記樹脂突起と対応する位置に形成された凹部と、

該凹部に形成された請求項1乃至5のいずれかに記載の 金属膜とを具備することを特徴とするリードフレーム。

【請求項7】 請求項6記載のリードフレームの製造方法であって、

基材両面にエッチングレジストを塗布するレジスト塗布 工程と、

前記エッチングレジストの凹部形成位置に対応する部位 を除去して所定のレジストパターンを形成するレジスト パターン形成工程と、

前記基板の前記凹部形成位置に凹部を形成するエッチング工程と、

該エッチング工程で形成された凹部内に、請求項1乃至 11のいずれかに記載の金属膜を形成する金属膜形成工 程と、

前記エッチングレジストを除去するレジスト除去工程と

を具備することを特徴とするリードフレームの製造方 法.

【請求項8】 請求項7記載のリードフレームの製造方法において、

前記金属膜形成工程ではメッキ法を用いて前記金属膜を 形成すると共に、

前記レジストパターン形成工程では前記メッキ処理に用いる電極が接続される給電部に対応する位置の前記エッチングレジストも除去することを特徴とするリードフレームの製造方法。

【請求項9】 請求項6記載のリードフレームを用いた 半導体装置の製造方法において、

前記リードフレームに半導体素子を搭載する素子搭載工 程と、

前記半導体素子に形成された電極パッドと、前記リード フレームに形成されている前記金属膜とを電気的に接続 する接続工程と、

前記リードフレーム上に、前記半導体素子を封止するよう樹脂を形成し樹脂パッケージを形成する封止工程と、前記リードフレームから前記樹脂パッケージを前記金属膜と共に分離する分離工程とを具備することを特徴とする半導体装置の製造方法。

【請求項10】 請求項9記載の半導体装置の製造方法 において、

前記接続工程では前記電極パッドと前記金属膜とを電気的に接続する方法としてワイヤボンディング法を用いると共に、

先ず前記金属膜にワイヤの一端を接続し、続いて前記金 属膜から前記電極パッドにワイヤを引き出した上でワイヤの他端部を前記電極パッドに接続することを特徴とする半導体装置の製造方法。

【請求項11】 請求項9または10記載の半導体装置の製造方法において、

前記分離工程では前記樹脂パッケージを前記リードフレームから引き剥がすことにより分離することを特徴とする半導体装置の製造方法。

【請求項12】 請求項9または10記載の半導体装置の製造方法において、

前記分離工程では前記リードフレームを前記金属膜を残して溶解して前記樹脂パッケージを分離することを特徴とする半導体装置の製造方法。

【請求項13】 請求項9乃至12のいずれかに記載の 半導体装置の製造方法において、

前記封止工程では、前記樹脂パッケージを前記リードフレーム上に複数個夫々独立した構成で一括的に形成すると共に、

前記樹脂パッケージの形成前、または形成後に前記複数 個の樹脂パッケージを連結するテープ部材を配設するテープ配設工程を有することを特徴とする半導体装置の製造方法。

【請求項14】 請求項9乃至12のいずれかに記載の 半導体装置の製造方法において、

前記封止工程では、前記樹脂パッケージを前記リードフレーム上に複数個夫々連結樹脂部で接続された構成で一括的に形成すると共に、

前記分離工程を実施した後に前記連結樹脂部を除去する 連結樹脂除去工程を有することを特徴とする半導体装置 の製造方法。

【請求項15】 半導体素子と、

該半導体素子を封止する樹脂パッケージと、

該樹脂パッケージの実装面に配設された金属膜と、

前記半導体素子上の電極パッドと前記金属膜とを電気的 に接続する接続手段とを具備することを特徴とする半導 体装置において、

前記樹脂パッケージを少なくとも上下2層の樹脂部により構成したことを特徴とする半導体装置。

【請求項16】 請求項15記載の半導体装置において、

前記樹脂パッケージの最下層に位置する樹脂部は、前記実装面に突出形成された樹脂突起を有しており、

該樹脂突起に前記金属膜が形成されていることを特徴と する半導体装置。

【請求項17】 請求項15記載の半導体装置において、

前記樹脂パッケージの最下層に位置する樹脂部を絶縁性 樹脂テープにより形成されていることを特徴とする半導 体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置及びその製造方法及びリードフレーム及びその製造方法に係り、特にリードレス表面実装型でかつ樹脂封止型の半導体装置及びその製造方法、及びこの半導体装置を製造するために用いるリードフレーム及びその製造方法に関する。【0002】近年、電子機器の小型化により樹脂封止型の半導体装置に設けられるリードのピッチが小さくなる傾向にある。そのため、樹脂封止型の半導体装置において新たな構造、製造方法が必要となる。

[0003]

【従来の技術】図52及び図53は、従来の樹脂封止型 半導体装置の断面を示す図である。図52において、1 は樹脂、2は半導体素子、3はアウターリード、4はボ ンディングワイヤ、5はダイパッドを示す。この半導体 装置はSSOP(ShrinkSmall Outoline Package) と呼 ばれるパッケージ構造のものであり、アウターリード3 がガルウイング状に曲げられて基板に実装される構成と されいる。

【0004】また、図53において、1は樹脂,2は半 導体素子、4はボンディングワイヤ、6は半田ボール、 7はチップ2を搭載する搭載基板を夫々示している。こ の半導体装置はBGA(Ball Grid Array)と呼ばれるパッケージ構造のものであり、基板に実装される端子部分が半田ボール6により形成されている。

[0005]

【発明が解決しようとする課題】しかるに、図52に示すSSOPタイプの半導体装置では、樹脂1内に示すインナーリード8からアウターリード3への引き回し部分9の面積や、アウターリード3自身の占める面積が大きく、実装面積が大きくなってしまうという問題点があった。

【0006】また、図53に示されるBGAタイプの半導体装置では、搭載基板7を用いる点で、コストが高くなってしまうという問題点があった。本発明は上記の点に鑑みてなされたものであり、実装面積が小さく、コストが低く、かつ小型化を図りうる樹脂封止型半導体装置及びその製造方法、及び上記半導体装置を製造する際に用いるリードフレーム及びその製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記の課題は、下記の手段を講じることにより解決することができる。請求項1記載の発明では、半導体素子と、該半導体素子を封止する樹脂パッケージと、該樹脂パッケージの実装側面に突出形成された樹脂突起と、該樹脂突起に配設された金属膜と、前記半導体素子上の電極パッドと前記金属膜とを電気的に接続する接続手段とを具備することを特徴とするものである。

【0008】また、請求項2記載の発明では、前記請求項1記載の半導体装置において、前記金属膜を銀(Ag)及びパラジウム(Pd)のうち一つにより形成したことを特徴とするものである。

【0009】また、請求項3記載の発明では、前記請求項1記載の半導体装置において、前記金属膜を外層よりパラジウム(Pd)層及び金(Au)層の二層により形成したことを特徴とするものである。

【0010】また、請求項4記載の発明では、前記請求項1記載の半導体装置において、前記金属膜を、外層より金(Au)層、ニッケル(Ni)層、金(Au)層の三層膜、外層よりパラジウム(Pd)層、ニッケル(Ni)層、パラジウム(Pd)層の三層膜、外層より金(Au)層、パラジウム(Pd)層、金(Au)層の三層膜、外層より半田層、ニッケル(Ni)層、金(Au)層の三層膜、及び外層より半田層、ニッケル(Ni)層、パラジウム(Pd)層の三層膜のうち一つの三層膜により形成したことを特徴とするものである。【0011】また、請求項5記載の発明では、前記請求

【OO11】また、請求項ら記載の発明では、削記請求項1記載の半導体装置において、前記金属膜を外層より半田層、ニッケル(Ni)層、パラジウム(Pd)層、金(Au)層の四層膜、及び外層よりパラジウム(Pd)層、d)層、ニッケル(Ni)層、パラジウム(Pd)層、

金(Au) 層の四層膜のうち一つの四層膜により形成したことを特徴とするものである。

【0012】また、請求項6記載の発明では、前記請求項1乃至5のいずれかに記載の半導体装置を製造する際に用いるリードフレームであって、前記樹脂突起と対応する位置に形成された凹部と、該凹部に形成された請求項1乃至5のいずれかに記載の金属膜とを具備することを特徴とするものである。

【0013】また、請求項7記載の発明では、前記請求項6記載のリードフレームの製造方法であって、基材両面にエッチングレジストを塗布するレジスト塗布工程と、前記エッチングレジストの凹部形成位置に対応する部位を除去して所定のレジストパターンを形成するレジストパターン形成工程と、前記基板の前記凹部形成位置に凹部を形成するエッチング工程と、該エッチング工程で形成された凹部内に、請求項1乃至11のいずれかに記載の金属膜を形成する金属膜形成工程と、前記エッチングレジストを除去するレジスト除去工程とを具備することを特徴とするものである。

【0014】また、請求項8記載の発明では、前記請求項7記載のリードフレームの製造方法において、前記金属膜形成工程ではメッキ法を用いて前記金属膜を形成すると共に、前記レジストパターン形成工程では前記メッキ処理に用いる電極が接続される給電部に対応する位置の前記エッチングレジストも除去することを特徴とするものである。

【0015】また、請求項9記載の発明では、前記請求項6記載のリードフレームを用いた半導体装置の製造方法において、前記リードフレームに半導体素子を搭載する素子搭載工程と、前記半導体素子に形成された電極パッドと、前記リードフレームに形成されている前記金属膜とを電気的に接続する接続工程と、前記リードフレーム上に、前記半導体素子を封止するよう樹脂を形成し樹脂パッケージを形成する封止工程と、前記リードフレームから前記樹脂パッケージを前記金属膜と共に分離する分離工程とを具備することを特徴とするものである。

【0016】また、請求項10記載の発明では、前記請求項9記載の半導体装置の製造方法において、前記接続工程では前記電極パッドと前記金属膜とを電気的に接続する方法としてワイヤボンディング法を用いると共に、先ず前記金属膜にワイヤの一端を接続し、続いて前記金属膜から前記電極パッドにワイヤを引き出した上でワイヤの他端部を前記電極パッドに接続することを特徴とするものである。

【0017】また、請求項11記載の発明では、前記請求項9または10記載の半導体装置の製造方法において、前記分離工程では前記樹脂パッケージを前記リードフレームから引き剥がすことにより分離することを特徴とするものである。

【0018】また、請求項12記載の発明では、前記請

求項9または10記載の半導体装置の製造方法において、前記分離工程では前記リードフレームを前記金属膜を残して溶解して前記樹脂パッケージを分離することを特徴とするものである。

【0019】また、請求項13記載の発明では、前記請求項9乃至12のいずれかに記載の半導体装置の製造方法において、前記封止工程では、前記樹脂パッケージを前記リードフレーム上に複数個夫々独立した構成で一括的に形成すると共に、前記樹脂パッケージの形成前、または形成後に前記複数個の樹脂パッケージを連結するテープ部材を配設するテープ配設工程を有することを特徴とするものである。

【0020】また、請求項14記載の発明では、前記請求項9乃至12のいずれかに記載の半導体装置の製造方法において、前記封止工程では、前記樹脂パッケージを前記リードフレーム上に複数個夫々連結樹脂部で接続された構成で一括的に形成すると共に、前記分離工程を実施した後に前記連結樹脂部を除去する連結樹脂除去工程を有することを特徴とするものである。

【0021】また、請求項15記載の発明では、半導体素子と、該半導体素子を封止する樹脂パッケージと、該樹脂パッケージの実装面に配設された金属膜と、前記半導体素子上の電極パッドと前記金属膜とを電気的に接続する接続手段とを具備することを特徴とする半導体装置において、前記樹脂パッケージを少なくとも上下2層の樹脂部により構成したことを特徴とするものである。

【0022】また、請求項16記載の発明では、前記請求項15記載の半導体装置において、前記樹脂パッケージの最下層に位置する樹脂部は、前記実装面に突出形成された樹脂突起を有しており、該樹脂突起に前記金属膜が形成されていることを特徴とするものである。

【0023】更に、請求項17記載の発明では、前記請求項15記載の半導体装置において、前記樹脂パッケージの最下層に位置する樹脂部を絶縁性樹脂テープにより形成されていることを特徴とするものである。

【0024】上記の各手段は、次のように作用する。請求項1記載の発明によれば、インナーリードやアウターリードが不要となり、樹脂突起に形成された金属膜を外部端子として実装することができるため、実装面積を小さくできる。また、半導体装置内にリードフレームが配設されないため、コストの低減を図ることができる。更に、樹脂突起及び金属膜は、BGAタイプの半導体装置の半田バンプと同等の機能を奏するため、実装性を向上することができる。

【0025】また、請求項2乃至5記載の発明によれば、金属膜を単層とした場合には、接続手段(例えば、ワイヤボンディング)の接合性及び半田付け性が共に良好な金属を金属膜として用い、また複数層を積層した金属膜の場合には、最内層を接続手段の接合性が良好な金属とし、かつ最外層を半田付け性が共に良好な金属とし

たことにより、半導体素子と金属膜との電気的接続及び 金属基板と実装基板との電気的接続を共に良好とするこ とができる。

【0026】また、請求項6記載の発明によれば、凹部と金属膜が形成されただけの簡単な構成のリードフレームにより、請求項1乃至5のいずれかに記載の半導体装置を製造することができる。また、請求項7記載の発明によれば、レジスト塗布、レジストパターン形成、エッチング、金属膜形成、及びレジスト除去等の簡単な工程によりリードフレームを形成することができる。

【0027】また、請求項8記載の発明によれば、レジストパターン形成工程において給電部に対応する位置のエッチングレジストも除去されるため、給電部の形成を容易に行うことができる。また、請求項9記載の発明によれば、リードの切断処理、及びリードを所定形状(例えばガルウィング形状)に成形する工程が不要となり、半導体装置の製造工程を簡単化することができる。

【0028】また、請求項10記載の発明によれば、先ず金属膜にワイヤの一端を接続し、続いて金属膜から電極パッドにワイヤを引き出した上でワイヤの他端部を電極パッドに接続する、いわゆる逆打ちのワイヤボンディング法を用いたことにより、ワイヤループの低背化を図ることができ、これに伴い半導体装置の低背化を図ることができる。

【0029】また、電極パッドの配設ピッチは金属膜の配設ピッチに比べて狭い。また、ワイヤボンディング処理においてファーストボンディングのボンディング領域は、セカンドボンディングのボンディング領域よりも広い。よって、配設ピッチの広い金属膜にファーストボンディングを行い、配設ピッチの狭い電極パッドにセカンドボンディングを行う構成とすることにより、高密度にワイヤの配設を行うことが可能となる。

【0030】また、請求項11記載の発明によれば、分離工程において樹脂パッケージをリードフレームから引き剥がすことにより分離することにより、容易に樹脂パッケージをリードフレームから分離することができる。 【0031】また、請求項12記載の発明によれば、分離工程においてリードフレームを金属膜を残して溶解して樹脂パッケージを分離することにより、樹脂パッケージのリードフレームからの分離を確実かつ容易に行うことができる。

【0032】また、請求項13及び請求項14記載の発明によれば、樹脂パッケージをリードフレーム上に複数個形成しても、各樹脂パッケージはテープ部材或いは連結樹脂部により連結されているため、リードフレームから分離させても個々バラバラになることはなく、分離工程後における樹脂パッケージ(半導体装置)の取扱いを容易とすることができる。

【0033】また、請求項15記載の発明によれば、樹脂パッケージを少なくとも上下2層の樹脂部により構成

したことにより、各層の樹脂の種類を異ならせることができる。このため、例えば半導体案子が搭載される下層の樹脂部を熱に強くかつ機械的強度の高い樹脂により形成すると共に、上層の樹脂部を放熱特性の良好な樹脂により形成する等が可能となり、半導体装置の特性向上を図ることができる。

【0034】また、請求項16記載の発明によれば、樹脂パッケージの最下層に位置する樹脂部に樹脂突起を形成すると共にこの樹脂突起に金属膜を形成したことにより、樹脂突起及び金属膜はBGAタイプの半導体装置の半田バンプと同等の機能を奏するため、実装性を向上することができる。

【0035】また、請求項17記載の発明によれば、樹脂パッケージの最下層に位置する樹脂部を絶縁性樹脂テープにより形成することにより、最下層を形成するための金型(リードフレーム)は不要となりコスト低減を図ることができる。

[0036]

【発明の実施の形態】次に本発明の実施の形態について 図面と共に説明する。図1乃至図3は本発明の第1実施 例である半導体装置10を示している。図1は半導体装置10の断面を示し、図2は半導体装置10の底面を示 し、更に図3は後述する樹脂パッケージを透視した状態 の平面図である。

【0037】第1実施例に係る半導体装置10は、大略すると半導体素子11、樹脂パッケージ12、及び金属膜13とからなる極めて簡単な構成とされている。半導体素子11は、その上面に複数の電極パッド14が形成されており、また素子固定樹脂15上に搭載された構成とされている。

【0038】また、樹脂パッケージ12は、例えばエポキシ樹脂を後述するようにモールド成形(ポッティングも可能である)することにより形成されるものであり、その実装面16の所定位置には樹脂突起17が一体的に形成されている。この樹脂突起17の配設ピッチは、例えば0.8mm程度とすることが可能である。

【0039】また、金属膜13は、樹脂パッケージ12に形成された樹脂突起17を覆うように形成されている。この金属膜13と前記した電極パッド14との間にはワイヤ18が配設されており、これにより金属膜13と半導体素子11は電気的に接続した構成となっている。尚、金属膜13の詳細については、説明の便宜上、後述するものとする。

【0040】上記構成とされた半導体装置10は、従来のSSOPのようなインナーリードやアウターリードが不要となり、インナーリードからアウターリードへの引き回しのための面積や、アウターリード自身の面積が不要となり、半導体装置10の小型化を図ることができる。また、従来のBGAのような半田ボールを形成するために搭載基板を用いる必要がなくなるため、半導体装

置10のコスト低減を図ることができる。更に、樹脂突起17及び金属膜13は、協働してBGAタイプの半導体装置の半田バンプと同等の機能を奏するため、実装性を向上することができる。

【0041】続いて、金属膜13について図4万至図7を用いて説明する。各図は、金属膜13の配設位置近傍を拡大して示す図である。金属膜13は、前記のように樹脂突起17を被覆するよう配設されると共に、ワイヤ18により半導体素子11と電気的に接続する構成とされている。また、この金属膜13は半導体装置10の外部接続端子として機能するものであり、半導体装置10を実装基板(図示せず)に実装する時には、金属膜13は実装基板に形成された電極部に半田付けされる。

【0042】この金属膜13は、単層の金属層により形成してもまた複数の金属層を積層して形成した構成としてもよい。図4は単層の金属層により金属膜13Aを形成したものであり、図5乃至図7は複数の金属層を積層して金属膜13B~13Dを形成したものである。

【0043】また、金属膜13(13A~13D)の材質を選定するに際し、前記のように金属膜13はその内側にワイヤ18が接続されると共に外側は実装基板に半田付けが行われるため、金属膜13の最内層はボンディング性が良好であることが要求され、また最外層は半田付け性が良好であることが要求される(以下、この金属膜13に要求される条件を金属膜要求特性という)。この金属膜要求特性を満たす金属膜13(13A~13D)の材質としては、次のようなものが考えられる。

【0044】図4に示される単層の金属膜13Aでは、金属膜13Aの材質としてボンディング性及び半田付け性が共に良好な材質を選定する必要がある。これを満足する材料としては、例えば銀(Ag),或いはパラジウム(Pd)がある。また、図5に示されるような外層13B-1と内層13B-2とを積層した2層構造の金属膜13Bでは、金属膜要求特性を満たす外層13B-1と内層13B-2との組み合わせとして、外層13B-2を金(Au)により形成する組み合わせが考えられる。

【0045】また、図6に示されるような外層13C-1、中間層13C-2、内層13C-3とを積層した3層構造の金属膜13Cでは、外層13C-1を金(Au)により形成し、中間層13C-2をニッケル(Ni)により形成し、内層13C-3を金(Au)により形成する組み合わせが考えられる。

【0046】また、他の組み合わせとしては、

・外層13C-1にパラジウム(Pd),中間層13C-2 にニッケル(Ni),内層13C-3にパラジウム(Pd)を用いる組み合わせ

·外暦13C-1に金(Au),中間暦13C-2にパラジウム(Pd),内層13C-3に金(Au)を用いる組み合わせ

・外層13C-1に半田、中間層13C-2にニッケル(Ni)、内層13C-3に金(Au)を用いる組み合わせ・外層13C-1に半田、中間層13C-2にニッケル(Ni)、内層13C-3にパラジウム(Pd)を用いる組み合わせ

が考えられる。上記した各組み合わせにより金属膜13 Cを構成することにより、金属膜要求特性を満たすと共 に、中間層13C-2による外層13C-1と内層13C-3 との接合性を向上することができる。

【0047】また、図7に示されるような外層13D-1,第1中間層13D-2,第2中間層13D-3,内層13D-4とを積層した4層構造の金属膜13Dでは、外層13D-1を半田により形成し、第1中間層13D-2をニッケル(Ni)により形成し、第2中間層13D-3をパラジウム(Pd)により形成し、内層13D-4を金(Au)により形成する組み合わせが考えられる。

【0048】また、他の組み合わせとしては、外層13D-1をパラジウム(Pd)により形成し、第1中間層13D-2をニッケル(Ni)により形成し、第2中間層13D-3をパラジウム(Pd)により形成し、内層13D-4を金(Au)により形成する組み合わせとしてもよい。

【0049】上記した各組み合わせにより金属膜13Dを構成することにより、金属膜要求特性を満たすと共に、第1及び第2中間層13D-2,13D-3による外層13D-1と内層13D-4との接合性を向上することができる。続いて、上記した第1実施例に係る半導体装置10の製造方法について説明する。尚、以下の説明では、金属膜13として外層13C-1,中間層13C-2,内層13C-3とを積層した3層構造の金属膜13Cを設けた構成を例に挙げて説明するものとする。

【0050】半導体装置10は、図14に示されるリードフレーム20を用いて製造される。このリードフレーム20は、導電性金属基材21に複数の凹部22が形成されると共に、この凹部22に金属膜13Cが形成された構成とされている。凹部22の形成位置は、半導体装置10に形成された樹脂突起17の形成位置と対応するよう構成されており、また金属膜13Cは樹脂突起17に嵌入しうるよう形成されている。

【0051】また後述するように、リードフレーム20は複数の半導体装置10を一括的に形成できるよう(即ち、いわゆる複数個取りができるよう)構成されており、従って凹部22及び金属膜13Cも1枚の金属基材21に複数組形成されている(図11参照)。尚、図中23はリードフレーム20をハンドリングする時に治具が係合する治具穴である。

【0052】ここで、半導体装置10の製造方法を説明する前に、先ずリードフレーム20の製造方法について図8乃至図14を用いて説明する。リードフレーム20を製造するには、先ず図8に示すように、導電材料(例

えば銅)よりなる平板状の金属基材21を用意し、この 金属基材21の上下両面にエッチングレジスト24を塗 布する(レジスト塗布工程)。このエッチングレジスト 24は、例えば感光性樹脂であり、スピナー等を用いて 所定膜厚に塗布される。

【0053】続いて、エッチングレジスト24に図示しないマスクを用いて露光処理を行い、その後に現像処理を行うことによりエッチングレジスト24の凹部形成位置及び治具穴形成位置に対応する部位を除去し、図9に示すレジストパターン24aを形成する(レジストパターン形成工程)。

【0054】また、本実施例ではこのレジストパターン 形成工程において、給電部25の形成位置(給電部形成 位置)に対応する部位に配設されたエッチングレジスト 24も除去する構成としている。尚、給電部25は、後 述する金属膜形成工程においてメッキ電極が配設される 部位である(図11参照)。

【0055】レジストパターン形成工程が終了すると、レジストパターン24aが形成された金属基材21に対しエッチング処理が実施される(エッチング工程)。このエッチング工程では、凹部形成位置及び給電部形成位置においては金属基材21の上面からのみのハーフエッチングが実施され、治具穴形成位置においては両面エッチングが実施される。尚、金属基材21の材料として銅(Cu)が用いられた場合には、エッチング液としては、例えば塩化第2鉄等が用いられる。

【0056】これにより、図10に示されるように、金属基材21の凹部形成位置には凹部22が形成されると共に、治具穴形成位置には治具穴23が形成される。また、図11に示されるように、金属基材21の給電部形成位置には凹部状の給電部25が形成される。この際、ハーフエッチングにより形成される凹部22の深さは、金属基材21の板厚に対し60%程度の深さとすることが可能である。

【0057】この給電部25は金属基材21の長手方向 両端部に夫々形成されており、この給電部25では導電 性金属よりなる金属基材21が露出した状態となってい る。このため、給電部25にメッキ用電極を配設するこ とにより、金属基材21に所定の電位を印加することが 可能となる。尚、図11(B)は図11(A)における A-A線に沿う断面図である。

【0058】また、図11に矢印Bで示す矩形状の破線は1個の半導体装置10の形成領域を示しているが、同図に示されるように1枚の金属基材21には複数個(図11に示す例では34個)の半導体装置10が一括的に形成されるよう(多数個取りができるよう)構成されている。これに従い、1個の半導体装置10に対応する複数個の凹部22の組を1組とすると、1枚の金属基材21には複数組の凹部22が形成されている。

【0059】ところで、更なる多数個取りを行うため

に、図12に示されるように、枠状部26に左右一対の連結部27を介して複数個の金属基材21が連結されたリードフレームユニット28を形成することが考えられる。この構成においても給電部25を形成する必要があるが、複数の金属基材21は連結部27を介して枠状部26に電気的に接続されているため、枠状部26に給電部25を形成することにより複数の金属基材21に一括的に給電することが可能となる。

【0060】よって、上記構成とすることにより半導体 装置10の製造効率を更に向上できると共に、各金属基 材21に給電部25を形成する構成に比べてレジストパ ターン形成工程及びエッチング工程を簡単化することが できる。上記のようにエッチング工程が実施されると、 続いて金属膜形成工程が実施され金属膜13Cが形成さ れる。本実施例においては、金属膜13Cの形成にメッ キ法を用いており、前記した給電部25にメッキ用電極 を配設すると共に、金属基材21をメッキ槽に浸漬して 電界メッキを行う。

【0061】本実施例に係る金属膜13Cは、外層13C-1、中間層13C-2、及び内層13C-3を積層した3層構造とされているため、各層毎にメッキ処理を行う。具体的には、外層13C-1として金(Au)、中間層13C-2としてパラジウム(Pd)、内層13C-3として金(Au)を用いた場合には、先ず内層13C-3として金(Au)を用いた場合には、先ず内層13C-3となる金メッキを行い、続いて中間層13C-2となるパラジウムメッキを行い、最後に外層13C-1となる金メッキを行う。この金属膜13Cを構成する各層13C-1~13C-3の厚さは、メッキ時間を制御することにより任意に設定することができる。図13は金属膜13Cが形成された金属基材21を示している。

【0062】上記の処理を実施することにより金属膜1 3 Cは金属基材21に形成されるが、後に説明するよう に分離工程において、金属基材21に形成された金属膜 13Cは樹脂パッケージ12をリードフレーム20から 分離する際に樹脂パッケージ12と共にリードフレーム 20から離脱する必要がある。このため、金属膜130 は金属基材21に対しある程度の分離性も要求される。 【0063】従って、金属膜13Cを凹部22に形成す るに先立ち、上記分離性を確保するために、凹部22内 に導電性のペースト等の分離性を向上させる部材を塗布 しておき、その上部に金属膜13Cを形成する構成とし てもよい。尚、上記した金属膜形成工程では、メッキ法 を用いて金属膜13Cを形成する方法を説明したが、金 属膜13Cの形成はメッキ法に限定されるものではな く、例えば蒸着法、スパッタリング法等の他の膜形成技 術を用いて形成する構成としてもよい。

【0064】また、上記した実施例では、金属膜形成工程を実施する際に凹部22の他にも治具穴23において金属基材21が外部に対し露出した構成とされているため、治具穴23内にも金属膜13Cと同一構成の金属膜

が形成される。しかるに、治具穴23は金属基材21の 位置決め及びハンドリングする際に用いられる穴である ため、上記のように治具穴23内に金属膜が形成されて も不都合が生じるようなことはない。

【0065】上記のように金属膜形成工程において凹部22内に金属膜13Cが形成されると、続いてレジストパターン24a(エッチングレジスト24)を除去するレジスト除去工程が実施され、図14に示されるリードフレーム20が形成される。上記したリードフレーム20の製造方法では、レジスト塗布、レジストパターン形成、エッチング、金属膜形成、及びレジスト除去等の簡単な工程によりリードフレーム20を形成することができる。

【0066】次に、上記のようにして製造されるリードフレーム20を用いて半導体装置10を製造する製造方法について図15乃至図28を用いて説明する。半導体装置10を製造するには、図15に示すように、リードフレーム20の所定素子搭載位置に素子固定樹脂15を塗布すると共に、素子固定樹脂15の上部に半導体素子11を搭載する(素子搭載工程)。素子固定樹脂15は絶縁性を有すると共に接着剤として機能し、よって半導体素子11はリードフレーム20上に素子固定樹脂15の接着力により搭載された状態となる。

【0067】素子搭載工程が終了すると、リードフレーム20はワイヤボンディング装置に装着され、図16に示されるように、半導体素子11に形成された電極パッド14と、リードフレーム20に形成されている金属膜13C(具体的には、内層内層13C-3)との間にワイヤ18を配設し、半導体素子11と金属膜13Cとを電気的に接続する(接続工程)。

【0068】このワイヤ18を電極パッド14と金属膜13Cとの間でワイヤボンディングする際、図16に示す例では、先ず電極パッド14にワイヤ18の一端をボンディングし(ファーストボンディング)し、続いてワイヤ18の他端を金属膜13Cにボンディング(セカンドボンディング)する方法を採用した。

【0069】しかるに、図17に示すように、先ず金属膜13Cにワイヤ18の一端を接続し、続いて金属膜13Cから電極パッド14にワイヤ18を引き出した上で、ワイヤ18の他端部を電極パッド14に接続する方法を採用してもよい。このように、先ず金属膜13Cにワイヤ18の一端を接続し、その後にワイヤ18の他端部を電極パッド14に接続する、いわゆる逆打ちのワイヤボンディング法を用いたことにより、ワイヤループの低背化を図ることができる。

【0070】また、一般に電極パッド14の配設ピッチは金属膜13Cの配設ピッチに比べて狭く、またワイヤボンディング処理においてファーストボンディングのボンディング

領域よりも広い。よって、配設ピッチの広い金属膜13 Cにファーストボンディングを行い、配設ピッチの狭い 電極パッド14にセカンドボンディングを行う構成とす ることにより、高密度にワイヤ18の配設を行うことが 可能となる。

【0071】上記の接続工程が終了すると、続いてリードフレーム20上に半導体素子11を封止するよう樹脂29を形成し樹脂パッケージ12を形成する封止工程を実施する。本実施例では、樹脂パッケージ12をモールド成形する方法について説明するが、ボッティングにより形成することも可能である。

【0072】図18は、接続工程が終了したリードフレーム20をモールド金型に装着して樹脂29(梨地で示す)をモールドした直後の状態を示す概略構成図であり、30はカル、31はランナー、32はゲートを夫々示している。同図に示されるように、樹脂パッケージ12はリードフレーム20に一括的に複数個形成される。尚、モールド直後の状態では、複数個形成された各樹脂パッケージ12はゲート32に存在する樹脂29(以下、ゲート内樹脂という)により連結した状態となっている。

【0073】図19は、1個の半導体装置に対応する樹 脂パッケージ12を拡大して示す図である。同図に示さ れるように、樹脂29はモールド金型(上型)に形成さ れているキャビティ (図示せず) により所定形状に形成 されると共に、リードフレーム20が下型の機能を奏 し、凹部22の内部(具体的には金属膜13Cの内部) にも樹脂29は充填されて樹脂突起17を形成する。こ の状態において、樹脂パッケージ12はリードフレーム 20に添着された状態とされている。上記のように樹脂 パッケージ12が形成されると、各樹脂パッケージ12 間に形成されていたゲート内樹脂、ランナー31内に残 存した樹脂,及び刈る30は除去され、図10に示され るように各樹脂パッケージ12は個々独立した構成とな る。しかるに、前記したように各樹脂パッケージ12は リードフレーム20に添着された状態となっているた め、個々独立した状態となっても各樹脂パッケージ12 がリードフレーム20から離脱することはない。

【0074】上記した封止工程が終了すると、続いてテープ配設工程が実施される。テープ配設工程では、図21に示されるように個々独立した状態とされた各樹脂パッケージ12の上部に接着テープ等のテープ部材33(ハッチングを付して示している)を配設する。

【0075】このテープ部材33は、ベーステープの一面に接着剤を塗布した構成とされており、またベーステープは後に実施される分離工程において用いるエッチング液により損傷を受けない材料により形成されている。このように、複数の樹脂パッケージ12の上部をテープ部材33で連結することにより、リードフレーム20から各樹脂パッケージ12を分離しても、個々の樹脂パッケージ

ケージ12をテープ部材33により位置規制することが できる。

【0076】尚、このテープ部材33を配設するタイミングは、樹脂パッケージ12が形成された後に限定されるものではなく、例えば封止工程実施前にモールド金型内に配設しておくことにより、形成された時点で複数の樹脂パッケージ12がテープ部材33により連結される構成としてもよい。

【0077】上記したテープ配設工程が終了すると、続いて樹脂パッケージ12をリードフレーム20から分離され半導体装置10を形成する分離工程が実施される。図22は分離工程を示しており、同図に示す例ではリードフレーム20をエッチング液に浸漬させて溶解することにより脂パッケージ12をリードフレーム20から分離させる方法が示されている。

【0078】この分離工程で用いられるエッチング液は、リードフレーム20のみを溶解し、金属膜13Cは溶解しない性質を有するエッチング液を選定している。従って、リードフレーム20が完全に溶解されることにより樹脂パッケージ12はリードフレーム20から分離される。この際、金属膜13Cは樹脂突起17に配設された状態となるため、図1に示す半導体装置10が形成される。

【0079】上記のように、リードフレーム20を溶解することにより樹脂パッケージ12をリードフレーム20から分離する方法を用いることにより、リードフレーム20からの樹脂パッケージ12の分離処理を確実かつ容易に行うことができ、歩留りを向上することができる。

【0080】図23は、分離工程が終了した状態の半導体装置10を示している。同図に示されるように、分離工程が終了した時点で複数の半導体装置10はテープ部材33に接着された状態を維持している。従って、分離工程が終了後における半導体装置10の扱いを容易とすることができる。更に、図23に示される状態でテープ部材33を巻回し出荷することにより、チップ部品と同様に実装時において半導体装置10を実装基板に自動装填を行うことも可能となる。

【0081】上記してきた製造方法により半導体装置1 0を製造することにより、従来必要とされたリードの切断処理、及びリードを所定形状(例えばガルウィング形状)に成形する工程は不要となり、半導体装置10の製造工程を簡単化することができる。

【0082】続いて、上記した半導体装置10の製造方法の変形例について説明する。図24は封止工程の第1変形例を示している。前記した実施例では、図18を用いて説明したように、樹脂モールド直後の状態では複数の樹脂パッケージ12間はゲート内樹脂で連結されているが、このゲート内樹脂は図20に示されるように除去され、その後に図21に示されるようにテープ部材33

が配設される構成とされていた。

【0083】前記した説明から明らかなように、テープ部材33は樹脂パッケージ12がリードフレーム20から分離された状態でバラバラにならないように配設されるものである。そこで、本変形例では、テープ部材33の代わりにゲート内樹脂及びランナ31内に残存する樹脂29を利用し、ゲート内樹脂及びランナ31内に残存する樹脂29を各樹脂パッケージ12を連結する連結樹脂部として用いたことを特徴とするものである(以下、この連結樹脂部をランナーフレーム34という)。

【0084】このように、ランナーフレーム34に各樹脂パッケージ12を支持する機能を持たせることにより、一般に除去されるゲート内樹脂及びランナ31内に残存する樹脂29を有効利用するこができる。尚、半導体装置10の出荷時にはランナーフレーム34は除去する必要があるため、この出荷時直前に図25に示すようにテープ部材33を配設しランナーフレーム34を除去すればよい(連結樹脂除去工程)。

【0085】このように出荷時直前にテープ部材33を配設することにより、分離工程及び半導体装置10の試験工程等においてテープ部材33が損傷することを防止できる。この点は、前記したようにテープ部材33に接着された状態で半導体装置10を出荷する場合に有利である。

【0086】図26及び図27は封止工程の第2変形例を示している。前記した実施例では、図20に示されように、封止工程が終了した時点で複数の樹脂パッケージ12は個々独立した状態とされていた。これに対し、本変形例では封止工程が終了した時点で複数の樹脂パッケージ12が連結されているよう構成したことを特徴とするものである。

【0087】図26は本変形例における封止工程が終了した状態のリードフレーム20を示している。同図に示されるように、複数の樹脂パッケージ12は板チョコ状に連結された状態となっており、隣接する樹脂パッケージ12の間には溝部35が形成されている。従って、分離工程を実施した時点で、複数の半導体装置10は樹脂パッケージ12が溝部35を介して連結した構成となり、テープ部材33を用いることなく各半導体装置10の位置規制を行うことができる。

【0088】また、半導体装置10を個々に分離するには、溝部35の形成位置において樹脂パッケージ12を切り離せばよい。この樹脂パッケージ12の切り離し作業は、溝部35が形成されていることにより容易に行うことができる。図27は図26に示す樹脂パッケージ12を形成するために用いる金型36を構成する上型37のキャビティは、溝部35に対応した位置に突起38が形成された形状とされている。また、下型39にはリードフレーム20が装着される装着凹部40が形成されている。

このように、簡単な金型構成で図26に示す複数個が連結された樹脂パッケージ12を形成することができる。【0089】また、図28は分離工程の変形例を示している。前記した実施例においては、樹脂パッケージ12をリードフレーム20から分離するのにする方法を用いた。本変形例では、リードフレーム20を溶解することなく、樹脂パッケージ12をリードフレーム20から引き剥がすことにより、機械的に樹脂パッケージ12をリードフレーム20から分離することを特徴とする。

【0090】この分離方法では、前記した実施例に係る方法に比べて、エッチング液が不要となりまた分離工程に要する時間を短縮することができる。しかるに、機械的に樹脂パッケージ12をリードフレーム20から分離するため、金属膜13Cがリードフレーム20から確実に樹脂突起17に移動するかどうかに問題点があるが、この点はリードフレーム20の製造工程の金属膜形成工程において、予め凹部22内に金属膜13Cの分離性を向上させる部材を予め配設した上で金属膜13Cを形成することにより解決することができる。

【0091】次に本発明の第2実施例である半導体装置50について説明する。図29は本発明の第2実施例である半導体装置50を示している。尚、同図において、第1実施例に係る半導体装置10と同一構成については同一符号を附してその説明を省略する。

【0092】第2実施例に係る半導体装置50は、樹脂パッケージ51を上部樹脂部52と下部樹脂部53との2層構造としたことを特徴とするものである。また、下部樹脂部53の所定位置には樹脂突起54が形成されており、この樹脂突起54には例えばパラジウム(Pd)の単層構造の金属膜55が配設されている。

【0093】更に、下部樹脂部53には接続電極56が配設されており、この接続電極56の下部延出部62は下部樹脂部53に形成されたスルーホール57を介して金属膜54と電気的に接続されると共に、上部に形成されたボンディング部63は下部樹脂部53の上面に延在しワイヤ18がボンディングされる。

【0094】本実施例のように、樹脂パッケージ51を上部樹脂部52と下部樹脂部53の上下2層構造とすることにより、上部樹脂部52と下部樹脂部53で樹脂の種類を異ならせることができる。このため、例えば半導体素子11が搭載される下部樹脂部53を熱に強くかつ機械的強度の高い樹脂により形成すると共に、上部樹脂部52を放熱特性の良好な樹脂により形成する等が可能となり、半導体装置50の特性向上を図ることができる。

【0095】また、樹脂パッケージ51の下部樹脂部53に樹脂突起54を形成すると共にこの樹脂突起54に 金属膜55を形成したことにより、樹脂突起54及び金属膜55はBGAタイプの半導体装置の半田バンプと同等の機能を奏するため、半導体装置50の実装性を向上 することができる。

【0096】尚、上記した実施例では、樹脂パッケージ51を上部樹脂部52と下部樹脂部53とよりなる2層構造とした構成を示したが、樹脂パッケージ51は2層構造に限定されるものではなく、3層以上の構成としてもよい。続いて、第2実施例に係る半導体装置50の製造方法について図30乃至図39を用いて説明する。尚、本実施例に係る製造方法は金属膜55及び接続電極56の形成方法に特徴を有し、他の構成の製造方法は前記した実施例で説明した製造方法と変わらないため、以下の説明では金属膜55及び接続電極56の形成方法についてのみ説明するものとする。

【0097】先ず、図30に示すように銅(Cu)等よりなる平板状の金属基材21を用意する。そして、この金属基材21の上下両面に例えば感光性樹脂等よりなるエッチングレジストを塗布し(レジスト塗布工程)、続いてこのエッチングレジストに図示しないマスクを用いて露光処理を行い、その後に現像処理を行うことによりエッチングレジストの凹部形成位置に対応する部位を除去し、図31に示すレジストパターン24aを形成する(レジストパターン形成工程)。

【0098】レジストパターン形成工程が終了すると、レジストパターン24 aが形成された金属基材21に対しエッチング処理が実施される(エッチング工程)。このエッチング工程では、金属基材21の上面からのみのハーフエッチングが実施され、これにより図32(図32以降の各図は、図31に矢印Bで示す破線で囲まれた領域を拡大してしめしている)に示されるように金属基材21の凹部形成位置には凹部58が形成される。

【0099】上記のようにエッチング工程が実施されると、続いて金属膜形成工程が実施され金属膜55が形成される。本実施例においては、金属膜55の形成にメッキ法を用いており、金属基材21をメッキ槽に浸漬して電界メッキを行う。本実施例に係る金属膜55は、パラジウム(Pd)の単層構造とされているため、1回のメッキ処理により金属膜55が形成される。図33は金属膜55が形成された金属基材21を示している。

【0100】尚、上記した金属膜形成工程では、メッキ法を用いて金属膜55を形成する方法を説明したが、金属膜55の形成はメッキ法に限定されるものではなく、例えば蒸着法、スパッタリング法等の他の膜形成技術を用いて形成する構成としてもよい。

【0101】上記のように金属膜形成工程において凹部58内に金属膜55が形成されると、続いてレジストパターン24aを除去するレジスト除去工程が実施され、図34に示されるリードフレーム59が形成される。上記のようにリードフレーム59が形成されると、続いてこのリードフレーム59を用いて半導体装置50が製造される。先ず、リードフレーム59の上部に、図35に示されるように下部樹脂部53を配設する。この際、下

部樹脂部53は金属膜55が形成されている凹部58内 にも侵入して樹脂突起54が形成される。

【0102】次に、図36に示されるように下部樹脂部53の樹脂突起54が形成された位置にスルーホール57を形成する。このスルーホール57を形成することにより、金属膜55は露出した状態となる。スルーホール57が形成されると、続いて下部樹脂部53の上部全面に所定の膜厚で接続電極56となる導電性金属膜60を形成する。この導電性金属膜60は、無電解メッキ法、蒸着法、或いはスパッタリング法を用いて形成される。また、導電性金属膜60を形成する際、導電性金属膜60を形成する際、導電性金属膜60と形成する際、導電性金属膜60と金属膜55とは電気的に接続された構成となる。

【0103】続いて、導電性金属膜60の上部にエッチングレジストを塗布すると共に露光・現像処理を行い、図38に示されるように、接続電極56の形成位置にレジストパターン61を形成する。そして、レジストパターン61をマスクとして導電性金属膜60に対するエッチング処理が実施され、接続電極56の形成位置以外の導電性金属膜60が除去される。

【0104】これにより、図39に示されるように、下方延出部62が金属膜55に接続されると共に、ワイヤ18が接続されるボンディング部63が下部樹脂部53の上部に延在した構成の接続電極56が形成される。

尚、接続電極56が形成された後に実施される製造方法 は、前記した図15乃至図23を用いて説明した製造方 法と略同様であるためその説明は省略する。

【0105】次に本発明の第3実施例である半導体装置70について説明する。図40は本発明の第3実施例である半導体装置70を示している。尚、同図において、第2実施例に係る半導体装置50と同一構成については同一符号を附してその説明を省略する。

【0106】第3実施例に係る半導体装置70は、樹脂パッケージ51を上部樹脂部52と下部樹脂部53との2層構造とすると共に、第2実施例に設けられていた樹脂突起54に代えて金属突起71を接続電極72に形成したことを特徴とするものである。この金属突起71には例えばパラジウム(Pd)の単層構造の金属膜55が直接的に配設されている。

【0107】この接続電極72は下部樹脂部53に配設されており、金属突起71は下部樹脂部53に形成された穴部73を介して金属膜54と電気的に接続される。また、接続電極72の上部に形成されたボンディング部74は下部樹脂部53の上面に延在しワイヤ18がボンディングされる。

【0108】本実施例に係る半導体装置70も第2実施例に係る半導体装置50と同様に、樹脂パッケージ51を上部樹脂部52と下部樹脂部53の上下2層構造とし

ているため、半導体装置50の特性向上を図ることができる。また、接続電極72に金属突起71を形成し、この金属突起71に直接金属膜54を形成することにより、金属突起71と金属膜54との接合部位におけるインピーダンスを低減することができ、よって半導体装置70の電気的特性を向上することができる。尚、本実施例においても樹脂パッケージ51は2個構造に限定されるものではなく、3層以上の構成としてもよい。

【0109】続いて、第3実施例に係る半導体装置70の製造方法について図41乃至図50を用いて説明する。尚、本実施例に係る製造方法は金属膜55及び接続電極72の形成方法に特徴を有し、他の構成の製造方法は前記した実施例で説明した製造方法と変わらないため、以下の説明では金属膜55及び接続電極72の形成方法についてのみ説明するものとする。

【0110】先ず、図41に示すように銅(Cu)等よりなる平板状の金属基材21を用意する。そして、この金属基材21の上下両面に例えば感光性樹脂等よりなるエッチングレジストを塗布し、続いてこのエッチングレジストに露光・現像処理を行うことによりエッチングレジストの凹部形成位置に対応する部位を除去し、図42に示すレジストパターン24aを形成する。

【0111】続いて、レジストパターン24 aが形成された金属基材21に対しエッチング処理が実施される。このエッチング処理では、金属基材21の上面からのみのハーフエッチングが実施され、これにより図43(図43以降の各図は、図42に矢印Cで示す破線で囲まれた領域を拡大して示している)に示されるように金属基材21の凹部形成位置には凹部58が形成される。

【0112】上記のエッチング処理が完了すると、続いて金属膜形成工程が実施され、図44に示されるように凹部58内に例えばメッキ法により金属膜55が形成される。尚、上記した金属膜の形成はメッキ法に限定されるものではなく、例えば蒸着法、スパッタリング法等の他の膜形成技術を用いて形成する構成としてもよい。

【0113】また、上記のように凹部58内に金属膜55が形成されると、続いてレジストパターン24aを除去するレジスト除去工程が実施され、図45に示されるリードフレーム59が形成される。上記のようにリードフレーム59を用いて半導体装置70が製造される。先ず、リードフレーム59の上部に、図46に示されるように下部樹脂部53を配設する。次に、図47に示されるように下部樹脂部53の金属膜55と対向する部分を取り除き、下部樹脂部53に穴部73を形成する。この穴部73を形成することにより、金属膜55は露出した状態となる。

【0114】穴部73が形成されると、続いて下部樹脂部53の上部全面に所定の膜厚で接続電極72となる導電性金属膜60を形成する。この導電性金属膜60は、

無電解メッキ法、蒸着法、或いはスパッタリング法を用 いて形成される。また、導電性金属膜60を形成する 際、導電性金属膜60は凹部58の内部にも充填されて 金属突起71を形成するため、よって図48に示される ように金属突起71と金属膜55とは直接的に電気的に 接続された構成となる。

【0115】この際、本実施例では前記した実施例で形 成されたスルーホール57に対して穴部73の面積が広 いため、金属突起71と金属膜55との接触面積は広く なる。このため、金属突起71と金属膜55とを低イン ピーダンスで電気的に接続することができる。

【0116】上記のように導電性金属膜60が形成され ると、この導電性金属膜60の上部にエッチングレジス トを塗布すると共に露光・現像処理を行い、図49に示 されるように、接続電極部72の形成位置にレジストパ ターン61を形成する。そして、レジストパターン61 をマスクとして導電性金属膜60に対するエッチング処 理が実施され、接続電極部72の形成位置以外の導電性 金属膜60が除去される。

【0117】これにより、図50に示されるように、金 **属突起71が金属膜55に接続されると共に、ワイヤ1** 8が接続されるボンディング部74が下部樹脂部53の 上部に延在した構成の接続電極72が形成される。尚、 接続電極部72が形成された後に実施される製造方法 は、前記した図15乃至図23を用いて説明した製造方 法と略同様であるためその説明は省略する。

【0118】次に本発明の第4実施例である半導体装置 80について説明する。図51は本発明の第4実施例で ある半導体装置80を示している。尚、同図において、 第2実施例に係る半導体装置50と同一構成については 同一符号を附してその説明を省略する。

【0119】第4実施例に係る半導体装置80は、樹脂 パッケージ81を上部樹脂部82と下部樹脂部83との 2層構造とすると共に、下部樹脂部83を絶縁性樹脂テ ープにより構成したことを特徴とするものである(以 下、下部樹脂部83を樹脂テープ83という)。

【0120】また、樹脂テープ83の所定位置には穴部 84が形成されており、この穴部84を覆うように樹脂 テープ83の実装面(下面)には外部電極膜85が形成 されている。この外部電極膜85には、穴部34を介し てワイヤ18がボンディングされている。

【0121】本実施例に係る半導体装置80も第2実施 例に係る半導体装置50と同様に、樹脂パッケージ81 を上部樹脂部82と樹脂テープ83の上下2層構造とし ているため、半導体装置80の特性向上を図ることがで きる。また、樹脂パッケージ81の最下層に位置する樹 脂部を樹脂テープ83により形成することにより、半導 体装置80を製造する際に他の実施例では必要とされた リードフレーム20,59は不要となりコスト低減を図 ることができる。

[0122]

【発明の効果】上述の如く本発明によれば、下記の種々 の効果を実現することができる。請求項1記載の発明に よれば、インナーリードやアウターリードが不要とな り、樹脂突起に形成された金属膜を外部端子として実装 することができるため、実装面積を小さくできる。ま た、半導体装置内にリードフレームが配設されないた め、コストの低減を図ることができる。更に、樹脂突起 及び金属膜は、BGAタイプの半導体装置の半田バンプ と同等の機能を奏するため、実装性を向上することがで

【0123】また、請求項2乃至5記載の発明によれ ば、金属膜を単層とした場合には、接続手段(例えば、 ワイヤボンディング)の接合性及び半田付け性が共に良 好な金属を金属膜として用い、また複数層を積層した金 属膜の場合には、最内層を接続手段の接合性が良好な金 属とし、かつ最外層を半田付け性が共に良好な金属とし たことにより、半導体素子と金属膜との電気的接続及び 金属基板と実装基板との電気的接続を共に良好とするこ とができる。

【0124】また、請求項6記載の発明によれば、凹部 と金属膜が形成されただけの簡単な構成のリードフレー ムにより、請求項1乃至5のいずれかに記載の半導体装 置を製造することができる。また、請求項7記載の発明 によれば、レジスト塗布、レジストパターン形成、エッ チング、金属膜形成、及びレジスト除去等の簡単な工程 によりリードフレームを形成することができる。

【0125】また、請求項8記載の発明によれば、レジ ストパターン形成工程において給電部に対応する位置の エッチングレジストも除去されるため、給電部の形成を 容易に行うことができる。また、請求項9記載の発明に よれば、リードの切断処理、及びリードを所定形状(例 えばガルウィング形状)に成形する工程が不要となり、 半導体装置の製造工程を簡単化することができる。

【0126】また、請求項10記載の発明によれば、ワ イヤループの低背化を図ることができ、これに伴い半導 体装置の低背化を図ることができる。また、配設ピッチ の広い金属膜にファーストボンディングを行い、配設ピ ッチの狭い電極パッドにセカンドボンディングを行う構 成とすることにより、高密度にワイヤの配設を行うこと が可能となる。

【0127】また、請求項11記載の発明によれば、分 離工程において樹脂パッケージをリードフレームから引 き剥がすことにより分離することにより、容易に樹脂パ ッケージをリードフレームから分離することができる。 また、請求項12記載の発明によれば、分離工程におい てリードフレームを金属膜を残して溶解して樹脂パッケ ージを分離することにより、樹脂パッケージのリードフ レームからの分離を確実かつ容易に行うことができる。

【0128】また、請求項13及び請求項14記載の発

明によれば、樹脂パッケージをリードフレーム上に複数 個形成しても、各樹脂パッケージはテープ部材或いは連 結樹脂部により連結されているため、リードフレームから分離させても個々バラバラになることはなく、分離工程後における樹脂パッケージ(半導体装置)の取扱いを 容易とすることができる。

【0129】また、請求項15記載の発明によれば、樹脂パッケージを構成する各層の樹脂の種類を異ならせることができるため、半導体装置の特性向上を図ることができる。また、請求項16記載の発明によれば、樹脂突起及び金属膜はBGAタイプの半導体装置の半田バンプと同等の機能を奏するため、実装性を向上することができる

【0130】また、請求項17記載の発明によれば、最下層を形成するための金型(リードフレーム)は不要となりコスト低減を図ることができる。

【図面の簡単な説明】

- 【図1】本発明の第1実施例である半導体装置の断面図 である。
- 【図2】本発明の第1実施例である半導体装置の底面図である。
- 【図3】本発明の第1実施例である半導体装置の透視図である。
- 【図4】金属膜(1層)を拡大して示す図である。
- 【図5】金属膜(2層)を拡大して示す図である。
- 【図6】金属膜(3層)を拡大して示す図である。
- 【図7】金属膜(4層)を拡大して示す図である。
- 【図8】リードフレームの形成方法の一実施例を説明するための図である(レジスト塗布工程)。
- 【図9】リードフレームの形成方法の一実施例を説明するための図である(レジストパターン形成工程)。
- 【図10】リードフレームの形成方法の一実施例を説明 するための図である(エッチング工程)。
- 【図11】リードフレームに形成される給電部を説明するための図である。
- 【図12】給電部の他の構成を説明するための図である。
- 【図13】リードフレームの形成方法の一実施例を説明 するための図である(金属膜形成工程)。
- 【図14】完成したリードフレームを示す断面図である。
- 【図15】半導体装置の製造方法の一実施例を説明する ための図である(素子搭載工程)。
- 【図16】半導体装置の製造方法の一実施例を説明する ための図である(接続工程)。
- 【図17】半導体装置の製造方法における接続工程の変形例を説明するための図である。
- 【図18】半導体装置の製造方法の一実施例を説明する ための図である(封止工程)。
- 【図19】封止工程が終了したリードフレームを示す断

面図である。

- 【図20】封止工程が終了したリードフレームを示す平面図及び側面図である。
- 【図21】半導体装置の製造方法の一実施例を説明する ための図である(テープ配設工程)。
- 【図22】半導体装置の製造方法の一実施例を説明する ための図である(分離工程)。
- 【図23】封止工程が終了した半導体装置を示す平面図 及び側面図である。
- 【図24】半導体装置の製造方法における封止工程の第 1変形例を説明するための図である。
- 【図25】図24に示したリードフレームにテープ配設 工程を実施した状態を示す図である。
- 【図26】半導体装置の製造方法における封止工程の第2変形例を説明するための図である。
- 【図27】第2変形例に係る封止工程を終了した状態の リードフレームを示す平面図及び側面図である。
- 【図28】半導体装置の製造方法における分離工程の変形例を説明するための図である。
- 【図29】本発明の第2実施例である半導体装置の断面 図である。
- 【図30】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(基板形成)。
- 【図31】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(レジスト形成).
- 【図32】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(ハーフエッチング)。
- 【図33】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(メッキ処理)。
- 【図34】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(レジスト剥離)。
- 【図35】本発明の第2実施例である半導体装置の金属 膜の形成方法を説明するための図である(感光性樹脂塗 布)。
- 【図36】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(スルーホール形成)。
- 【図37】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(メッキ処理)。
- 【図38】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(レジスト形成).
- 【図39】本発明の第2実施例である半導体装置の金属膜の形成方法を説明するための図である(エッチング及びレジスト剥離)。

【図40】本発明の第3実施例である半導体装置の断面 図である。

【図41】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(基板形成)。

【図42】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(レジスト形成)。

【図43】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(ハーフエッチング)。

【図44】本発明の第3実施例である半導体装置の金属 膜の形成方法を説明するための図である(メッキ処 理)。

【図45】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(レジスト剥離)。

【図46】本発明の第3実施例である半導体装置の金属 膜の形成方法を説明するための図である(感光性樹脂塗 布)。

【図47】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である〈窓あけ処理)。

【図48】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(メッキ処理)。

【図49】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(レジスト形成)

【図50】本発明の第3実施例である半導体装置の金属膜の形成方法を説明するための図である(エッチング及びレジスト剥離)。

【図51】本発明の第4実施例である半導体装置の断面 図である。

【図52】従来の半導体装置の一例を説明するための図である。

【図53】従来の半導体装置の一例を説明するための図

である。

【符号の説明】

10,50,70,80 半導体装置

11 半導体聚子

12,51,81 樹脂パッケージ

13, 13A~13D, 55 金属膜

13B-1, 13C-1, 13D-1 外層

13C-2 中間層

13D-2 第1中間層

13D-3 第2中間層

13B-2, 13C-3, 13D-4 内層

14 電極パッド

17,54 樹脂突起

18 ワイヤ

20, 59 リードフレーム

21 金属基材

22,58 凹部

24 エッチングレジスト

24a,61 レジストパターン

25 給電部

26 枠状部

27 連結部

28 リードフレームユニット

33 テープ部材

34 ランナーフレーム

52,82 上部樹脂部

53,83 下部樹脂部

56,72 接続電極

57 スルーホール

60 導電性金属膜

62 下方延出部

63,74 ボンディング部

71 金属突起

73,84 穴部


83 樹脂テープ

35 外部電極膜


【図5】

金属膜(1層)を拡大して示す図

【図4】



◆高藤(2鳥)を拡大して示す団




【図1】

【図2】

本語用の修り実施例である手筆体登録の意面図


本窓町の第7実施例である半事件装置の画面図



【図6】


IMO

金属膜(3層)を核大して示す団




【図3】


本発すの第1突旋例である半線体装置の短視図



【図7】




金融膜(4層)を拡大して示す図




【図8】

【図9】




リードフレームの形成方法の一実施例を説明する ための図(Vジストパターン形成工程)



【図10】


リードフレームの形成才法の一実施例を説明する ための図(エッチング工程)



【図12】


俗を却の他の構成を説明するための団

28リードフレムユニット




【図11】

リードフレームに形成される給電師を影明するための図




【図13】

リードフレームの形成方法の一実施例を説明するため の同(金属院形成工程)




【図14】

完成したリードフレームを示す断面図




【図16】

半導体被量の製造方法の一実施例を説明するための図(特価工程)




【図19】

封止工程が終了したリードフレームを示す部面図




【図15】

キ事体教官の製造方法の一実施例を説明するための団(新千裕蔵 C裾)




【図17】

半導体接着の製造方法における性能工程の実形 囲を説明するための図




【図18】

半導体設置の製造方法の一実施例を設用する ための図(封上工程)




【図20】

対止工程が終了したり-ドフルームを示す平面図及び側面図




【図28】

半島内板型の製造方法における分類工程の変 形例を資用するための団




【図21】

中導体接置の製造方法の一実施例を説明するため の図(テープ配訳工程)




【図29】

本代明の第2字施例である半葉体装置の動画図




【図30】

本発明の第2 実施例である科学体接置の金属膜の 形成方法を費用するための間(金板形成)




【図22】

宇宙体装置の製造方法の一実施例を説明する ための図(介護工程)




【図31】

本器用の第2実施例である年期放表門の金属膜の 形成才法を説明するための図(レジスト形成)




【図33】

木光明の第2 実施例である宇宙的接近の金属版の形成方法を範囲するための図(メッキ処理)




【図23】

對止工程が終了した早期が設置を示す平面図 及び側面図




【図32】

本党項の第2字施例である半導体接置の金属 度の形成方法を受用するための図(ハーフェッチング)




【図34】

本帝明の第2実指例である牛庫林装置の金属隊の形成才法を影明するための図(レジスト系統)




【図24】

字写的数量の製造方法における封上工程の 第1度形例を延伸するための図




【図35】

本発明の第2実施例である卓革体被量の金属膜 の形成方法を説明さるための図(感光性制度学布)




【図37】

本売叫の第2 実施例である卡等外後盤の金属膜の形成才法を説明するための団(メ+キ処理)




【図25】

図24に示したリードフレームにテープ配設工程を 実施した状態を示す回




【図36】

本発明の第2 突施倒である半葉体整理の金具膜の形成方法を説明するための団(スルーホール形式)




【図38】

本売用の第2 完施例である中等体接近の金属機の 形成方法を使用するための図(レジスト形成)




【図26】

中等体被医の製造方法における封止工程の。 毎2支税例を説明するための図




【図27】

第2度形例に係る対土工程を終了LE状態の リ・ドフレ-ムを示す平面図及が側面図




【図39】

本海明の第2実施例である李葉が接低の金属膜の形成 方式も説明するための図(エッチンクスグレシストが論)



本発明の第3 実施列である半導体表量の動画図

【図40】




【図41】

不定明の第3 実施例である半導点表電の金属膜の 形成力法を説明するための図(基底形成)




【図42】

本発明の奪う実施例である中華林芸費の金属膜の 形成方法を説明するための図(レジスト形成)




【図44】

本税明の第3実施例である半等件機器の金属駅の 形成才法を説明するための図(メッキ処理)




【図46】

本発明の修3実施例である羊集件装置の金融膜の形成 方式を説明するための図(過光性樹脂塑布)




【図48】

水花明の修3実施例である半葉枠接電の金属膜の 粉末が公を説明むるための図(メッキ処理)




【図43】

不認明の第3実施例である半導体設置の金属膜の 形成方法を説明するための図いつエッチング)




【図45】

本発明の第3実施例である手壁株在性の金属膜の形成方法を説明するための図(レジスト刺除)




【図47】

本剤明の第3 実施例である半導体接近の金属膜の 形成力法を説明するための図(窓あけれい理)



【図49】

本発用の第3 実施例である年望林安登の金属膜の 形成方法主義用するための団(レジスト形成)



【図50】


本 年 明 の 等 3 実 施 封 で あ 4 単 体 機 重 か 全 具 膜 の 形 成 方 去 古 説 南 1 で ら た か か 団 (エ・ナ・ン 及 び レジス ト 斜 種) 73 年 年 7 1 7 2 年 株 宝 在 53 下 53 下 53 下 53 下 53 下 53 下 57 下 59 7 - ド フ レン

【図52】

55金具膜


. 従来の半導体装置の一個も説明するための図

全學時才




【図51】

本発明の第4実施例である半導体装置の餅面図



【図53】

従来の辛萬体被量の一例を説明するための図



フロントページの続き

(51) Int. Cl. 6
// HO1L 21/321

識別記号 庁内整理番号

FΙ

HO1L 21/92

技術表示箇所

602J 621A (72)発明者 織茂 政一

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 埜本 隆司

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 迫田 英治

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 小野寺 正徳

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内